

ESAME CALCOLATORI

1) $x8 = 1101\ 0000\ 0000\ 0000\ 1100\ 0000\ 0000$

srli $x5, x8, 24$

slli $x8, x8, 14$

and $x8, x8, x5$

risultato: $0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0000\ 0000$

2) Complemento a 2 in 8 bit di $0110\ 1010_2 - 74_{10}$

$74_{10} = 01001010$

ca2 1 $\rightarrow 1001\ 0110$

ca2 2 $\rightarrow 1011\ 0110$

risultato: $1110\ 0000$

3) Eseguire la somma $001.110 + 011.100$

risultato: 101.010

4) Cache direct mapped, 16 KB da 32 byte per blocco, blocco dell'indirizzo $0x100400$?

procedimento: num blocchi = $16 \cdot 1024 / 32 = 512$

num bit offset = $\log_2 32 = 5$

num bit set = $\log_2 512 = 9$

bit del blocco $\rightarrow 000100000 = 32$

risultato: blocco 32

5) Convertire il numero 693_{10} in binario

risultato: $0010\ 1011\ 0101$

6) Latenza della load (considerare solo su cammino critico del mux):

- Mem-I/Mem-D 250 ps
- Register file 150 ps
- Mux 25 ps
- ALU 200 ps
- Addizionatore 150 ps
- Porta logica singola (and) 5 ps
- Lettura registro 30 ps
- Impostazione registro 20 ps
- Estensione segno 50 ps
- Controllo 50 ps

risultato: ???

7) Nel confronto tra RISC-V e ARM

- RISC-V permette tutte le istruzioni mentre ARM solo i salti
- ARM permette tutte le istruzioni mentre RISC-V solo i salti
- ✓ tutti e due permettono tutte le istruzioni
- tutti e due permettono tutte le istruzioni, ma questa funzionalità deve essere specificata nella compilazione
- nessuna delle altre risposte

8) Dopo l'uso della ALU → si accede in memoria per leggere o scrivere il dato all'indirizzo calcolato

9) Con la seguente istruzione: *addb \$1, %rax*
→ sommo 1 al contenuto di rax

10) Nel caso di BUS puramente sincrono, la comunicazione tra master e slave:

- è rallentata dal fatto di usare segnali di handshake per la sincronizzazione ed è robusta rispetto al drift del clock
- è velocizzata dal fatto di usare segnali di handshake per la sincronizzazione ed è robusta rispetto al drift del clock
- ✓ è rallentata dal fatto di usare segnali di clock per la sincronizzazione e non è robusta rispetto al drift del clock
- può avvenire con lunghezze del BUS molto lunghe senza problemi di sincronizzazione
- nessuna delle altre risposte

11) Il flusso in RISC-V:

- ✓ l'istruzione di salto condizionato effettua il salto se si verifica la condizione espressa in base al valore di alcuni flag nel flags register
- l'istruzione di salto condizionato effettua il salto se si verifica la condizione espressa in base al valore di registri general purpose
- per implementare condizioni di salto più complesse esistono istruzioni di supporto ai salti condizionati che settano il contenuto di un registro in base a determinate condizioni
- usando l'istruzione *jalr L1* il valore di PC viene incrementato di 4 e salvato in x1
- nessuna delle altre risposte

12) funzione sumV, in ARM

sumV

stmfd sp!, {r11, lr}

mov r11, sp

X1

.LBB01 X2

sub lr, lr, #1

X3

risposta: X1: sub lr, r3, #1

ldmfdmi sp!, {r11, pc}

X2: ldr r12, [r1, lr, lsl #2]

ldr r3, [r0, lr, lsl #2]

add r3, r3, r12

str r3, [r2, lr, lsl #2]

X3: cmp lr, #1

bge .LBB01

ldmfd sp!, {r11, pc}